DDR5内存的问世，让更多人开始关注内存产品在频率上的更新换代，动辄5000MHz起步的高频设计，确实在数值上给人以震撼和惊艳，也似乎成为了很多用户选购内存产品的不二标准。
从而忽视了在内存产品中，一个极为重要的参数设计，即时序。
也就是各大内存产品上标注的“40-40-40-77”的一连串数值，有高有低。
不同产品的数值，还会出现显著的差异，几乎一个产品一个数值：面对这一连串规律不定的数值，很少有人会关注它们的差异和探究它们到底是啥作用，今天咱们就来盘一盘内存时序。
时序到底是什么?
内存时序，一言以蔽之指的是内存在处理各种任务操作时遇到的固有延迟的一种数值描述，或者更本质更白话一点，时序指的是内存处理工作和操作时的具体延迟时间，从这个定义上而言，时序自然是越小越好；
同时影响内存延迟，或者说描述延迟的时序种类有很多，我们常规产品上列出的4种，是对内存影响最大，最为显著的部分。
它们分别都有着特定的代号，按照顺序分别为CL、tRCD、tRP、tRAS，这四个代号全是缩写，第一个CL，即CAS Latency，它描述的是内存列地址访问的延迟时间，这也是时序中最重要的参数。
第二个tRCD，即RAS to CAS Delay，是指内存行地址传输到列地址的延迟时间；第三个tRP，即RAS Precharge Time，表示内存行地址选通脉冲预充电时间第四个tRAS，即RAS Active Time，描述的是行地址激活的时间。
时序是如何影响工作
理解了主要的时序含义之后，我们还需要明白内存和CPU之间的联结原理，才能真正明白主要时序对于内存性能的影响。
通常情况下，CPU的工作流程是下达一个寻址指令，内存会快速搜索和寻址存在缓存内的文件，我们将寻址的过程想象成在一个有列有行的围棋格上。
当CPU下达搜索A文件时，内存需要要先确定数据具体在围棋格子中的哪一行，那么时序的第二个参数tRCD就代表这个时间，简单来说就是是内存收到行的指令后，需要等待多长时间才能访问这一行。
值得注意的是，由于每一行中数据量十分庞杂，在内存第一步工作中无法准确定位，只能是预估，因而还需要第二步才能完成指令。
当内存确定了A文件在哪一行之后，就需要确认数据在哪一列，只有当行和列全部都确定后，才能锁定A文件的具体地址；而确定列的等待时间，便是时序中CL，换言之就是内存确定行数之后，还需要多久才能访问具体的列。
至于第三个参数，指的是确认了第一行数值后，再确定另外一行所需要等待的时间(时间周期)。
第四个tRAS部分，则是指整个内存完成命令后的总和，它的数值约等于前三个数值的总和，当然时序越高的情况下，他们的差异越巨大。
D4和D5的时序对比
下面我们就通过DDR4和DDR5两种不同内存的时序，探究D4和D5内存的差异。
“40-40-40-77”是某品牌5200MHz的D5产品时序设计，“16-16-16-36”则是该品牌4000MHz的D4产品时序设计。
从时序上来看，二者近乎存在2倍多的数值差异，虽然在绝对频率上D5内存有着显著提升，可在延迟上严重拉跨，无疑对于用户的实际使用产生一定影响。
这也就是为什么众多D5内存，暂时并没有被大量玩家接受的原因。
频率的增长并不能显著提升用户体验，而过高的延迟却如同定时炸弹，不经意间对用户体验产生影响，想要更高频率，同时降低时序，可能是今后内存行业一直需要探索的重要课题。
