Intel 去年提出了全新的六大战略支柱，其中封装(Package)也占据很重要的一个位置。多数人平常更可能更在意 xxnm 工艺，对于封装知之甚少或者不太在意。
事实上，随着半导体工艺的日益复杂，传统单芯片封装已经渐渐不合时宜，性能、功耗、成本越来越不成比例，尤其是对于高性能芯片来说。
AMD 刚发布的第三代锐龙以及即将发布的第二代霄龙，就是这种变化的一个典型代表，都用了 chiplet 小芯片设计，将原本一个单独的大芯片拆分开来，不同模块做成不同的小芯片，再整合到一起。
Intel 也陆续推出了 EMIB 2.5D、Foveros 3D 封装技术，前者的代表是去年集成了 Vega GPU 核心的 Kaby Lake-G，后者则会在今年底有 Lakefiled，融合 10nm、22nm。
昨日，Intel 又公布了三项全新的封装技术 Co-EMIB、ODI、MDIO，基本原则都是使用***工艺制作不同 IP 模块，然后借助不同的封装方式、高带宽低延迟的通信渠道，整合在一块芯片上，构成一个异构计算平台。
在现场，Intel 还拿出了几颗概念性的样品，可以看出在一块基板上都有多达 9 个裸片(Die)，且大小、功能各异，整合方式也不一样。
Co-EMIB 简单说是 EMIB、Foveros 的综合体，可以将多个 3D Foveros 芯片互连在一起，制造更大的芯片。
Intel 介绍的一个示例就包含四个 Foveros 堆栈，每一个都有八个小的计算芯片，通过 TSV 硅通孔与基底裸片相连，同时每个 Foveros 堆栈通过 Co-EMIB 连接两个相邻的堆栈，HBM 显存和收发器也是通过 Co-EMIB 组织在一起。
ODI 更注重互连技术，其全程就是“Omni-Directional Interconnect”，Omni-Path 正是 Intel 用在数据中心里的一种高效互连方式。
一如其名字中 Directional (方向性)所代表的，ODI 既可以水平互连，也可以垂直互连，而且通孔更大，所以带宽高于传统 TSV，电阻和延迟则更低，此外电流还可以直接从封装基底供给到裸片。
它所需要的垂直通孔通道数量也少于传统 TSV，因此可以减小裸片面积，可容纳更多晶体管和更高性能。
MDIO 意思是 Multi-Die IO，也就是多裸片输入输出，是 AIB (高级互连总线)的进化版，为 EMIB 提供一个标准化的 SiP PHY 级接口，可互连多个 chiplet。
针脚带宽从 2Gbps 提高到 5.4Gbps，IO 电压从 0.9V 降低至 0.5V，并且号称比台积电最近宣布的 LIPNCON 高级的多。
