加密算法主要通过软件和硬件两种方式来实现，软件的实现方式具有灵活方便的优点，同时也具有加密速度受限制的缺点。采用硬件实现加密算法是实际应用中必须要考虑到的问题。目前经常采用硬件FPGA等来实现，该种实验方式具有处理速度快的特点，但是对系统的复杂度要求较高。
嵌入式微处理器具有实现简单，系统集成度高，体积小，易于移植等众多优点，因此有必要研发基于嵌入式微处理器的加密算法硬件设备，在此提出一种基于ARM处理器的3DES的硬件实现方法。
3DES算法原理
DES是美国国家标准局颁布的数据加密算法，作为世界范围内的公开加密标准已经使用了20多年。随着计算机处理速度的提高，DES算法面临着一些安全威胁，DES采用56位密钥，曾经有人用穷举搜索法对DES进行过密钥搜索攻击。
近年来也有人提出了差分和线性攻击方案，该方案的实施必须有超高速计算机的支持。为了增强DES算法应对差分或线性攻击的可能性，人们提出了一系列改进方案，采用增加密钥长度是一种可行的途径。
为了增加密钥的长度，可将分组密码进行级联，在不同的密钥作用下，连续多次对一组明文进行加密。其中，最有效的方法是使用三重DES加密，它可使加密密钥长度扩展到128位，在提高加密强度的同时，足以应付目前的各种攻击。
DES是一个分组加密算法，它以64位为分组对数据加密。64位的分组明文序列作为加密算法的输入，经过16轮加密得到64位的密文序列。加密的密钥为64位，实际长度为56位，DES算法的保密性取决于密钥。DES对64位的明文分组进行操作。
首先通过一个初始置换IP，将64位的明文分成各32位长的左半部分和右半部分，该初始置换只在16轮加密过程进行之前进行一次。在经过初始置换操作后，对得到的64位序列进行16轮加密运算，这些运算被称为函数f，在运算过程中，输入数据与密钥结合。经过16轮运算后，左、右两部分合在一起得到一个64位的输出序列，该序列再经过一个末尾置换IP-1，获得最终的加密结果。过程如图1所示。
在每一轮加密过程中，函数厂的运算包括以下四个部分：
首先进行密钥序列移位，从移位后的56位密钥序列中选出48位；
然后通过一个扩展置换将输入序列32位的右半部分扩展成48位，再与48位的轮密钥进行异或运算；
再者通过8个s盒将异或运算后获得的48位序列替代成一个32位序列；
最后对32位序列应用置换P进行置换变换，得到-厂的32位输出序列。将函数厂的输出与输入序列的左半部分进行异或运算后的结果作为新一轮加密过程输入序列的右半部分，当前输入序列的右半部分作为新一轮加密过程输入序列的左半部分。
上述过程重复操作16次，便实现了DES的16轮加密运算。
假设Bi是第i轮计算的结果，则Bi为一个64位的序列，Li和Ri分别是Bi的左半部分和右半部分，Ki是第i轮的48位密钥，且f是实现代换、置换及密钥异或等运算的函数，那么每一轮加密的具体过程为：
以上操作的详细过程如图2所示。
在3DES加密算法中，加密过程用两个不同的密钥K1和K2对一个分组消息进行三次DES加密。首先使用第一个密钥进行DES加密，然后使用第二个密钥对第一次的结果进行DES解密，最后使用第一个密钥对第二次的结果进行DES加密。
解密过程首先使用第一个密钥进行DES解密，然后使用第二个密钥对第一次的结果进行DES加密，最后再使用第一个密钥对第二次的结果进行DES解密。
DES算法的密钥长度是56位，三重DES算法的密钥长度是112位，加密强度显著增强，可以很好地应付各种攻击，目前尚没有可行的攻击方法，应用3DES的加密系统具有很大的实用价值。更多参考内容请读者阅读：基于ARM的硬件实现
【编辑推荐】
