我们都知道IBM Unix。今天，我们就走进它。IBM Unix（p系列）服务器的设计思想是共享式的，即所有CPU可以同等的看到所有的内存和I/O的连接方式：一种全新的为数据／指令流提供足够的高速通路的体系结构。
p 系列服务器CPU数量的增加是一个成比例渐进的过程。目前p690上的***CPU个数是32路。从p690"以少胜多"的实例来看，服务器CPU数量的多少并不真正代表其处理能力的高低。P690（32路CPU）胜过Superdome（64路CPU）就是一个有力的证明。
POWER4和以POWER4为芯片的服务器在设计上有两个重要点：
消除IBM Unix对数据传送的约束
IBM Unix数据传送能力是随着CPU性能的增长而增长
下面将比较详细的做一介绍：
(1) IBM Unix在POWER4芯片上设计了较大的缓冲区。一个POWER4芯片（chip）上有两个核心处理器，每个核心处理器有一个L1缓冲器（32KB数据和 64KB指令），并且每个芯片上有一个共享的L2缓冲器（1.5MB）。这个L2缓冲器的时钟频率是核心处理器的一半。
每个 L2缓冲器有三个32字节宽的总线与两个核心处理器相连，用于向两个核心处理器传送指令和数据。另外还有三条8字节宽的总线用于从两个核心处理器回传数据给L2缓冲器。POWER4创造了***个消除了控制信号和数据传送冲突的CPU结构。
POWER4处理器有一个L3缓冲器控制器，它是与32MB大小的L3缓冲器的接口。在业界有一种说法：任何I/O都是不好的，即CPU运行时所需的数据不在内存里，需要从外设中读入。
最理想的状态是处理器运行时所需要的指令/数据全都满足，其次是指令/数据在L1缓冲器中，再其次是在L2缓冲器中，再其次是在L3缓冲器中，最差的情况是在内存里。p 系列服务器上的缓冲区总数量是Sun服务器的四倍，是HP服务器的十五倍。
(2) IBM Unix在POWER4的设计中存在一个称作分布式交换器（distributed switch）的连接机制。它提供在一个MCM（Multi-Chip Module）上的处理器之间的点对点的连接，也用于在不同的MCM上的处理器之间的点对点的连接。
这个分布式交换器的时钟频率是CPU的时钟频率的一半。例如，如果是1.3GHz POWER4的处理器，则分布式交换器提供16字节宽、时钟是650MHz的点对点总线连接。
IBM Unix目前提供给Unix市场的服务器，真正实现了CPU处理能力和服务器处理能力的线性增长。
【编辑推荐】
